Национальный исследовательский ядерный университет «МИФИ»
Факультет: «Автоматики и электроники»
Кафедра: «Микро- и наноэлектроники»
Конспект по дисциплине: «Компьютерный практикум ˗13»
На тему:
«Суперкомпоненты на основе СБИС памяти»
Группа: А4-09
Подготовил: Вирта А.-Н. Я.
Преподаватель: доц. Лапшинский В.А.
Дата: 05.06.2013
Москва 2013
Глоссарий
ОЗУ (Оперативная память) — энергозависимая часть системы компьютерной памяти, в которой временно хранятся данные и команды, необходимые процессору для выполнения им операции. Полевой транзистор — полупроводниковый прибор, в котором ток изменяется в результате действия «перпендикулярного» току электрического поля, создаваемого напряжением на затворе. Интегральная схема — электронная схема, изготовленная на полупроводниковой подложке (пластине или плёнке). Сверхбольшая интегральная схема (СБИС) — более 10 тыс. элементов в кристалле. МДП-транзистор — полевой транзистор с изолированным затвором
Оглавление
ВВЕДЕНИЕ......5 1. СТРУКТУРНЫЕ ОСОБЕННОСТИ ЦИФРОВЫХ СИСТЕМ НОВОГО ПОКОЛЕНИЯ И ВЕРОЯТНЫЕ ПУТИ СОВЕРШЕНСТВОВАНИЯ СТРУКТУРНОЙ ОРГАНИЗАЦИИ СП....6 2. ТИПОВАЯ СТРУКТУРНАЯ БЛОК-СХЕМА СУБСИСТЕМЫ ПАМЯТИ, ЕЕ НЕДОСТАТКИ И ОЦЕНКА АППАРАТУРНЫХ ЗАТРАТ НА ОСНОВНЫЕ БЛОКИ УПРАВЛЕНИЯ.....8 3. ТРЕБОВАНИЯ К СКП И ОЦЕНКА АППАРАТУРНЫХ ЗАТРАТ НА РЕАЛИЗАЦИЮ СТРУКТУРНЫХ ПРИНЦИПОВ........11 4. ЕДИНЫЙ ПРИНЦИП СТРУКТУРНОЙ ОРГАНИЗАЦИИ СКП......16 5. СТЕПЕНЬ МОРФОЛОГИЧЕСКОЙ ИНТЕГРАЦИИ......19 6. ЗАКЛЮЧЕНИЕ ......21 7. ЛИТЕРАТУРА........23
Введение
Характерной чертой современного этапа развития микроэлектроники является стремление к интеграции схемных функций в пределах струк¬турных единиц цифровых систем (к морфологической интеграции) [1]. Эта тенденция привела к появлению микропроцессов (МП) и микро-ЭВМ со степенью интеграции 10s—104 компонентов на кристалле, которые спо¬собны выполнять законченные последовательности логических и арифме¬тических операций, хранение и обмен информацией с внешними устрой¬ствами [2] и являются «Суперкомпонентами» процессорной части цифровых систем IV поколения. Под суперкомпонентами в данном случае понимаются программируемые, автономные, магистрально Соединяемые, наращиваемые, с повышенной надежностью и живучестью сверхбольшие ИС (сверхБИС), служащие основными структурными единицами для построения микро-, мини-ЭВМ и цифровых систем на их основе. Наряду с МП и микро-ЭВМ наиболее распространенными устройст¬вами, выпускаемыми в виде БИС и сверхБИС являются субсистемы па¬мяти, которые достигли в настоящее время емкости 65 кбит (~105 ком¬понент/кристалл) [3]. Однако, несмотря на превосходство над МП, по степени интеграции субсистемы памяти сохранили традиционную струк¬турную организацию, которая не соответствует современным требовани¬ям. Поэтому необходим качественно новый подход к структурной орга¬низации сверхБИС памяти, т. е. разработка суперкомпонентов на основе субсистем памяти (СКП) емкостью более 4 кбит (~104 компонент/кри¬сталл), способных выполнять законченные последовательности операций поиска и ввода — вывода (записи — считывания) информации без много¬кратного вмешательства центрального процесса (ЦП) ЭВМ. Цель данной работы — формулировка требований к структурной организации СКП как перспективной элементной базе памяти цифровых систем IV поколения и оценка аппаратурных затрат на реализацию не¬которых структурных принципов.
Структурные особенности цифровых систем нового поколения и вероятные пути совершенствования структурной организации систем памяти (СП)
В качестве основных особенностей структурной организации цифро¬вых систем IV поколения можно выделить многопроцессорную организа¬цию с магистральными связями на всех уровнях системы, микропрограм¬мное управление и интеллектуальную периферию [4]. Претерпевают архитектурные изменения и СП. В частности, происхо¬дит значительный рост объема оперативных запоминающих устройств (ОЗУ) (до 107—1012 бит) на основе сверхБИС памяти, усложняется их структурная организация для эффективной обработки разнообразной информации (символов, таблиц, графов и т. д.) и выполнения ускоренно¬го, аппаратно-реализуемого обмена информацией между • различными уровнями иерархии СП и между СП и ЦП. В настоящее время существует несколько путей построения СП, обла¬дающих перечисленными особенностями. Первое направление заключает¬ся в «жестком» разграничении функций арифметическо-логической обра¬ботки и хранения обрабатываемой и управляющей информации между процессорными (микропроцессорными) свёрхБИС и сверхБИС памяти. Организация субсистем памяти разных типов (оперативной, постоянной, буферной и т. д.) остается традиционной (типовой) и включает соответ¬ственно связанные накопитель и блоки непосредственного управления. При этом усилия разработчиков направлены главным образом на повыше¬ние информационной емкости и быстродействия сверхБИС памяти без каких-либо принципиальных изменений в структурной организации. Дан¬ное направление характеризуется значительными успехами. В частности, разработаны сверхБИС памяти разных типов емкостью до 65 кбит с высо¬кими техническими характеристиками [3]. Для управления работой сверхБИС памяти, расположенных напри¬мер, на печатной плате, разрабатываются специальные БИС контролле¬ров (многофункциональных интерфейсных БИС). С помощью контрол¬леров осуществляется непосредственная либо через универсальную ма¬гистраль связь с ЦП и другими блоками ЭВМ для ввода — вывода, реге¬нерации информации и т. д. [5]. Однако отсутствие единого подхода к проектированию, узкая специализация, большое разнообразие типов БИС контроллеров в зависимости от типа, технических характеристик и объема сверхБИС памяти и СП в сочетании со значительными затрата¬ми на разработку сверхБИС памяти и контроллеров определяют высокую стоимость проектирования и реализации полупроводниковых СП. По-видимому, создание и применение сверхБИС памяти с традиционной организацией не может привести к появлению качественно новых СП. Происходит лишь улучшение характеристик уже существующих. Это вызвано тем, что жесткое разграничение функций обработки и хранения ведет к жесткой организации сверхБИС, которая малоуниверсальна и неспособна к перестраиваемости и адаптации к условиям эксплуатации. Вторым направлением в создании цифровых систем, характеризующи¬мся стремлением совместить функции обработки и хранения в единой универсальной ячейке, является направление однородных вычислитель¬ных сред (ОВС). Элементарная ячейка ОВС способна хранить информа¬цию и выполнять набор арифметических и логических операций [6]. До¬стоинство проектирования цифровых систем на основе ОВС выражается в том, что матрицы ячеек ОВС универсальны и позволяют достаточно лег¬ко выполнять тестирование и диагностику ошибок, увеличивать размеры путем наращивания. С помощью ОВС моясно распараллеливать вычис¬лительный процесс, тем самым увеличивая его скорость. Легко также строятся цифровые системы с повышенной работоспособностью и надеж¬ностью за счет избыточных ячеек. Однако в настоящее время организа¬ция цифровых систем на базе ОВС не получила широкого распростране¬ния. Это вызвано тем, что ячейки ОВС имеют значительные размеры и не позволяют даже при современном уровне развития интегральной тех¬нологии создавать субсистемы с высокой плотностью размещения ин-формации. По оценкам, проведенным в работе [6], при степени интегра¬ции ~105 вентилей/ кристалл возможна реализация сверхБИС ОВС, со¬держащих ~103 ячеек. Характерными чертами ОВС являются значитель¬ная избыточность и сложность «настройки» (программирования). Недо¬ статочно развито математическое обеспечение для ЭВМ на основе OBG. К числу недостатков цифровых систем на базе OBG следует отнести не¬однородность и большую сложность обрамления, предназначенного для управления ОВС. В работе [7] высказывается мнение, что темпы разви¬тия направления OBG замедлились в силу отсутствия ближайших пер¬спектив. Очевидно, по мере развития интегральной технологии и вычис¬лительной техники значение перечисленных недостатков ОВС будет уменьшаться. По-видимому, наиболее перспективным путем решения рассматривае¬мой задачи на современном этапе развития технологии является «супер- компонентный» подход к структурной организации субсистем памяти, который занимает промежуточное место между рассмотренными направ¬лениями. При этом элементы памяти (ЭП) не усложняются, и сверхБИС памяти сохраняет высокую информационную емкость. В структурную блок-схему (СБС) вводятся помимо основных дополнительные блоки управления (БУ), расширяющие функциональные возможности субси¬стем, в соответствии с определением СКП. На основе СКП возможна реа¬лизация «разумной» памяти, отличающейся гибким доступом. По-види¬мому, следующим этапом морфологической интеграции будет совмещение на едином кристалле микропроцессорных блоков и распределенной памя¬ти для построения многопроцессорных однородных структур [8]. Рассмотрим типовую СБС и сформулируем требования к СКП как суб¬системе памяти с расширенными функциональными возможностями по поиску и вводу — выводу, исходя из структурных особенностей цифровых систем нового поколения.
Типовая структурная блок-схема субсистемы памяти, ее недостатки и оценка аппаратурных затрат на основные блоки управления
Типовая СБС субсистемы памяти (рис. 1) содержит матрицу ЭП, ад¬ресные и разрядные дешифраторы, блоки адресных формирователей и разрядных формирователей — предусилителей считывания, блоки выборз¬ки кристалла, ввода — вывода информации и блок формирования уровней опорных токов и напряжений, т.е. все основные блоки, необходимые для выполнения однократных операций записи — считывания информации объемом 1-8 бит по произвольному адресу [9]. Наиболее повторяемым элементом в сверхБИС памяти является ЭП, а накопитель занимает большую часть кристалла. Среди ЭП субсистем разных типов минимальные размеры имеют динамические ЭП. Площадь динамических ЭП составляет 100-^500 мкм2, и они строятся на основе инжекционного вентиля в субсистемах на биполярных транзисторах или МДП-транзистора в МДП-субсистемах [3, 10]. Поэтому представляется удобным провести оценки аппаратурных затрат на управление путем сравнения с затратами на накопитель динамической сверхБИС ОЗУ. Предположив, что каждый вентиль или основной схемный элемент блока (например, адресной формирователь) эквивалентен определенному коли¬честву динамических ЭП по площади и количеству компонентов, можно оценить аппаратурные затраты на каждый БУ. Легко определить и затра¬ты на организацию управления в субсистеме в целом, зная ее емкость. Для упрощения оценок будем считать, что в СБС используется двухсту¬пенчатый дешифратор [9], причем первая ступень совмещена со входны¬ми буферными схемами, а вторая —с формирователем. Кроме того, общее количество вентилей в блоках выборки, ввода — вывода и формирования опорных уровней составляет 20-50.
Рис. 1. Типовая структурная блок-схема (СБС) субсистемы памяти: 1 - блок адресных буферных схем; 2 - адресный дешифратор; 3 - адресные формирователи; 4 - матрица элементов памяти (а - адрес¬ная шина, б - разрядная шина); 5 - разрядные формирователи- предусилители; 6 - разрядный дешифратор; 7 - блок разрядных бу¬ферных схем; 8 - блок ввода — вывода; 9 - блок выборки кристал¬ла; 10 - блок формирования опорных уровней токов и напряжений;
Для сверхБИС ОЗУ емкостью 65 кбит с типовой СБС аппаратурные или затраты по площади составляют соответственно 5÷10 кбит или 2,5÷5,0 мм2 (таблица). В процентном отношении БУ занимают 20^30% площади кристалла. Аналогичные оценки можно сделать для сверхБИС памяти других типов. Рассмотрим аппаратурные затраты на реализацию СКП на базе дина¬мической сверхБИС ОЗУ емкостью 65 кбит.
Требования к СКП и оценка аппаратурных затрат на реализацию некоторых структурных принципов
Универсальность СКП. Основное требование к СКП — это универсаль¬ность, которая означает возможность иметь достаточно широкий набор алгоритмов выборки информации и кофигураций СП на базе небольшого количества типов. СКП с различной структурной организацией. В иде¬альном случае универсальный СКП представляет собой кристалл большой информационной емкости и встроенным микропрограммируемым контрол¬лером, который способен выполнять определенный набор однотактных и многотактных, адресных и безадресных операций выборки информации из накопителя. В частности, выполнение выборки с произвольной сменой адреса, последовательной, параллельной, ассоциативной выборки и т. д. При этом на основе СКП возможна реализация различных уровней иерархии СП для универсальных и специализированных ЭВМ. Универ¬сальности СКП можно достигнуть при- построении СБС по принципу про¬цессорной ориентированности, который включает в себя ускоренную и аппаратно реализуемую блочную («страничную») выборку; перестраивае¬мую разрядную организацию для реализации параллельной выборки; воз¬можность организации форматов и проведения операции маскирования; ускоренную и аппаратно-реализуемую комбинированную адресно-ассоциа¬тивную либо адресно-магазинную (стековую) выборку.
Табл. 1. Аппаратурные затраты на реализацию СКП на основе динамической сверхБИС ОЗУ емкостью 65 кбит
Табл. 2. Продолжение
Ускоренная, аппаратно-реализуемая блочная выборка необходима для перемещения программ и данных внутри СП (например, внутри ОЗУ либо между СОЗУ и ОЗУ т.д.), обмена между СП и ввода — вывода масси¬вов информации (МИ) на периферийные устройства. Необходимость уско¬рения при выборке (МИ) основы¬вается на том факте, что при обра¬щении к какому-либо ЭП с боль¬шой вероятностью можно ожидать обращения к соседнему ЭП. Аппа¬ратная реализация блочной выбор¬ки в СКП повышает быстродейст¬вие СП, так как уменьшается чис¬ло передач сигналов цо магистрали управления СП.
Простейшим способом блочной выборки в СКП является запись - считывание информации в виде строки или столбца ЭП в специаль¬ный регистр, а затем последова¬тельный ввод - вывод под дейст¬вием тактового сигнала. Скорость выборки определяется скоростью сдвига информации в регистре к схеме ввода - вывода (рис. 2). Выигрыш в 20—30% по быстро¬действию достигается потому, что не тратится время на адресацию каждого бита, которое составляет 20—40% от каждого цикла обращения. БУ блочной выборкой включает также схему временного контроля, которая блокирует адресный (разряд¬ный) дешифратор и тактирует регистр (таблица). По-видимому, можно предусмотреть несколько режимов работы регистра. Например, прямой и реверсивный сдвиг, ввод - вывод 8—16 разрядных слоев (тем самым организовав 8—16 разрядные форматы) и т. д. Блочная выборка может осуществляться в виде прямоугольных масси¬вов, т.е. нескольких, например, (4-г-8) столбцов (строк) ЭП одновременно (параллельно-последовательным способом). Перестраиваемость разрядной организации (NX1, NX2, NX4 и т. д.) позволяет применять СКП на раз¬ных уровнях иерархии СП и в различных системах. В частности, в микро¬процессорных системах удобно использовать СКП с организацией (NX8), в ОЗУ универсальных ЭВМ - (NX1), а в СОЗУ, объем которых редко пре¬вышает несколько сотен или тысяч слов,— многоразрядную организацию. Для выполнения параллельно-последовательной выборки необходимо в блоке ввода - вывода увеличить число схем приема информации и вы¬ходных усилителей считывания, например, до восьми (таблица). Разрядность выводимых массивов можно легко изменять с помощью дополни-тельного дешифратора перестройки организации СКП. ' В большинстве применений архитектура СП проектируется на основе’ адресного обращения. Однако в ряде случаев, Например в СП для специализированных ЭВМ, требуется безадресная выборка для обработки ин¬формации в виде списков, графов, таблиц.1 Поэтому желательно ’ пред¬усмотреть в СКП БУ для выполнения комбинированной адресно-ассоциативной выборки. Возможны различные варианты организации СКП с адресно-ассоциативной выборкой. Для уменьшения аппаратурных затрат можно часть основного накопителя использовать для хранения признаков (рис. 3).
Рис. 3. Ассоциативный поиск МИ. 1 - регистр входного признака; 2 - блок управления ассоциативным поиском; 3 - адресный дешиф¬ратор; 4 - блок хранения ассоциативных признаков; 5 - матрица ЭП; 6 - регистр выборки МИ; 7 - блок ввода — вывода ассоциатив¬ных признаков; 8 - блок выборки кристалла; 9 - разрядные формирователи-предусилители; 10 - буферная схема канала ввода — вы¬вода; 11 - код признака; 12 - массив информации; 13 - код входно¬го признака;
При этом ассоциативный поиск выполняется последовательно по строкам и параллельно по m-разрядам. Для управления поиском или для перебора, строк используется регистр блочной выборки. При индикации совпадения в блоке индикаторов с признаком, поступившем в регистр входного приз¬нака, происходит выборка (n-m)-разрядов строки, соответствующих й-признаку. Операции маскирования и поиска по какому-либо критерию могут выполняться с помощью специальных регистров (см. таблицу, рис. 3). Повысить быстродействие при ассоциативной выборке удается при параллельном сравнении в дополнительном накопителе на основе ассо¬циативных ЭП. Однако резко возрастают аппаратурные затраты (таблица). С точки зрения технологии массовое производство сверхБИС универ¬сальных СКП удобно при их проектировании по принципу базового кри¬сталла. В этом случае СКП производятся в больших объемах по единой отработанной технологии и схемотехнике, а выбор и изменения в струк¬турной организации в соответствии с потребностями потребителей полу¬чают путем воздействия логических сигналов на специальные входы или подсоединения этих входов, например, к источнику питания. На кристалле СКП предусматривается определенное количество контактных площадок для этих входов. Если необходимости в перестроении нет, то часть из них не соединяется с выводами корпуса СКП.
[c]Единый принцип структурной организации СКП[/c]
Создание СП различного¬ назначения и объема с характеристиками, близкими к оптимальным, по-видимому, возможно при ориентации на единый структурный принцип построения новых цифровых систем. Этот принцип формулируется следую¬щим образом: сведение всего многообразия СП к структуре на основе не¬большого количества типов СКП (модульное построение), объединяемых с помощью стандартизированных связей (магистральная организация) и управляемых с помощью стандартизированных сигналов (микропрограмм¬ное управление). На такой основе будут строиться цифровые системы на базе МП и микро-ЭВМ [4], осо¬бенности которых следует учи¬тывать при организации СКП и СП.
Под модулем СП понимаются некоторые структурные едини¬цы в виде одной или нескольких сверхБИС СКП. Модульное по¬строение СП предполагает опре¬деленную автономность СКП, которая может быть достигнута путем процессорной ориентиро¬ванности, встроенного активно пассивного питания БУ [11] и квазистатической организации хранения. Встроенное активно- пассивное питание БУ означает отключение большей части БУ от источника питания при от¬сутствии обращения к СКП. При выполнении операции поиска и ввода — вывода специальный блок импульсного питания (рис. 4) производит автоматиче¬ский запуск необходимых БУ. Часть БУ, хранящих полезную информацию, например блок хранения ассоциативных при-знаков и определяющих быстро¬действие СКП (блок выборки кристалла, формирования им-пульсного питания), постоянно подключена к источнику пита¬ния. Активно-пассивное питание позволяет снизить потребляе¬мую СКП мощность и осущест¬вляется с помощью промежу¬точных формирователей на основе импульсных переключа¬телей тока (таблица); Число формирователей соответствует числу БУ, которые отключают¬ся от источника питания, и из расчета, что каждый промежу¬точный формирователь запускает 8—10 схемных элементов в блоке (рис. 4). Квазистатическая организация означает саморегенерацию информаций в СКП на основе динамических ЭП независимо от внешних обращений (например, в паузы между ними). При этом ЦП освобождается от необ¬ходимости «следить» за восстановлением информации, а в субсистемах отсутствует так называемое время занятости, когда существует запрет на обращение и производится регенерация под внешним управлением. Блок регенерации информации (рис. 5) может включать в себя также дополни¬тельный регистр регенерируемых данных, счетчик адресов и схему фор-мирования временного интервала, равного периоду регенерации (таймер). Регенерация производится, например, последовательно по строкам ЭП (см. таблицу). Особенностью магистральной организации СКП является то, что на кристалле необходимо интегрировать мощные буферные схемы для работы на значительную емкостную нагрузку магистралей. Буферные схемы должны также обеспечивать совместимость по уровням логических сигна¬лов, принятых за стандартные, например ТТЛ-логические уровни. Чтобы упростить требования на временные диаграммы работы магистрали, вход¬ные буферные схемы могут быть построены на основе тактируемых RS-триггеров с мощными выходами (таблица). Микропрограммное управление работой СКП можно осуществить, если управляющие сигналы в виде нескольких микрокоманд записать в спе¬циальные регистры (блок «остаточного» управления), а затем с помощью этих микрокоманд стробировать БУ. Таким способом выполняется после¬довательный вывод нескольких МИ (в виде столбцов или строк ЭП) и дру¬гие последовательности поиска и ввода — вывода. Очевидно, что нужно предусмотреть отключение блока остаточного управления для управления непосредственно от ЦП. Рассматриваемый блок в виде двух—четырех 8-разрядных регистров может управлять последовательностью работы до восьми БУ.
Степень морфологической интеграции
Третьим требованием к СКП является максимально возможный информационный объем при минималь¬ном количестве выводов корпуса микросхемы и оправданной при данной степени интеграции морфологической интеграции (дополнительных функ¬циональных возможностях). Необходимость минимального количества вы¬водов корпуса СКП, очевидна, так как, обычно, СП, определяющие габа¬риты цифровых систем, занимают до 70—80% их физического объема. Обобщенный критерий морфологической интеграции отсутствует, но мож¬но предположить, что БУ в СКП будут занимать 40—60% площади кри¬сталла. Для выполнения третьего требования необходимо проектировать СКП на основе ЭП с существенно трехмерной структурой и мультиплексировать входную адресную и управляющую информацию. В случае СКП для ОЗУ увеличение информационной емкости накопителя достигается путем при¬менения трехмерных динамических ЭП [3,10]. Следует отметить, что большую часть выводов корпуса сверхБИС па¬мяти с типовой организацией составляют адресные входы (~log_2N, где N - информационная емкость в битах). Увеличение емкости сверхБИС памяти требует заново проектировать СП и БИС контроллера, так как уве¬личивается число шин в адресной магистрали. Если же использовать муль¬типлексированный ввод адресов, то повышение емкости СП достигается простой заменой одних корпусов СКП на другие большей емкости и увеличением числа тактов ввода адресов p (p≥log_2N/a, где а - число шин в универсальной магистрали). В частности, возможен ввод двухтактным спосо¬бом полного 16-разрядного адресного кода в СКП емкостью 65 кбит по 8-разрядной магистрали. Для этого необходимо ввести в сверхБИС допол¬нительные 8-разрядные регистры и блок временного контроля, поперемен¬но подключающего регистры к магистрали (рис. 6). Роль разрядов регист¬ров могут выполнять входные буферные схемы на основе, например, RS-триггеров (таблица). Таким образом, под мультиплексированным вводом — выводом инфор¬мации понимается многотактный ввод — вывод по универсальной магист¬рали с фиксированным числом шин. С помощью специального блока управ¬ления мультиплексированием входная информация распределяется между требуемыми БУ СКП.
Преимущества мультиплексированного ввода адресной информации за¬ключаются в возможности выборки информации с требуемой задержкой по отношению к зафиксированному адресу, в увеличении надежности фик¬сации адреса и числа выводов корпуса СКП, которые можно задействовать для микропрограммного управления СКП. Основным недостатком мультиплексирования является снижение бы¬стродействия СКП в реальном масштабе времени. Поэтому в СКП, пред¬назначенных, например, для быстродействующих СОЗУ, необходимо ис¬пользовать однотактный ввод адресной и управляющей информации. Однотактный ввод легко реализуется, если в «базовом» кристалле СКП предусмотреть подсоединение всех адресных входов к контактным площад¬кам и отключение от питания БУ мультиплексирования (рис. 6). Быстро¬действие СКП повышается, если можно совместить во времени текущую выборку и ввод адресной и управляющей информации для следующего обращения.
Заключение
В настоящее время одним из перспективных путей развития элемент¬ной базы цифровых систем IV поколения и, в частности, систем памяти является построение суперкомпонентов памяти с процессорно-ориентиро¬ванной структурной организацией. Данный подход позволит повысить эф-фективность обработки информации. Ограниченный набор достаточно уни¬версальных СКП с перестраиваемой организацией совместно с микропро¬цессорными комплектами дает возможность быстро и с незначительными затратами разрабатывать СП со сложной организацией и разнообразными техническими характеристиками. Предварительные оценки аппаратурных затрат по применению некото¬рых структурных принципов организации СКП позволяют сделать следую¬щие выводы. 1. Возможно создание однокристальных СКП, структурная организа¬ция которых допускает процессорную ориентированность на уровне суб¬систем памяти емкостью 65 кбит (см., таблицу), эквивалентные аппаратур¬ные затраты будут составлять 1СН-60 кбит или 30-^50% от площади кри-сталла с размерами 25-Т-50 мм2. 2. По мере роста информационного объема СКП будут увеличиваться возможности морфологической интеграции. 3. Целесообразно совмещение БУ. для выполнения функций счета, сдвига и временного контроля при выполнении различных операций, т. е. ориентация на многофункциональность БУ в СКП. Это позволит оптими¬зировать аппаратурные затраты в СКП. Для объективной оценки возможных вариантов структурной организа¬ции СКП требуется разработка системы морфологических показателей — целевых функций эффективности (быстродействия, аппаратурных затрат, надежности и т.д.) для оценки и оптимизации этих вариантов с учетом информации СКП, назначения и организации СП и особенностей различ¬ных элементных базисов (N - МДП-транзисторы, биполярные транзисторы).
ЛИТЕРАТУРА
1. Лапшинский В. А. Суперкомпоненты на основе СБИС памяти // Микроэлектроника. — 1979. - №8. С. 302-311. 2. Лапшинский В. А., Алексенко А. Г. Суперкомпоненты на основе СБИС памяти // Микроэлектроника. — 1980. - №9. С. 302-311. 3. Алексенко А. Г., Онищенко Е. М. Микроэлектроника / Алексенко А. Г. — 1975. - №2. С.107-112. 4. Алексенко А. Г. Основы микросхемотехники. М., «Советское радио», 1978.
